ชิป FPGA ที่ใช้งานได้จริง, XC6SLX75-3CSG484I IC ในวงจรไฟฟ้า

คำอธิบาย XC6SLX75-3CSG484I

ตระกูล Spartan®-6 ให้ความสามารถในการรวมระบบชั้นนำด้วยต้นทุนรวมที่ต่ำที่สุดสำหรับแอปพลิเคชันที่มีปริมาณมากตระกูลสมาชิกสิบสามตัวมีความหนาแน่นเพิ่มขึ้นตั้งแต่ 3,840 ถึง 147,443 ลอจิกเซลล์ โดยใช้พลังงานเพียงครึ่งเดียวของตระกูล Spartan รุ่นก่อนหน้า และการเชื่อมต่อที่รวดเร็วและครอบคลุมมากขึ้นสร้างขึ้นบนเทคโนโลยีการผลิตทองแดงพลังงานต่ำขนาด 45 นาโนเมตรที่พัฒนาเต็มที่ซึ่งมอบความสมดุลที่เหมาะสมของต้นทุน พลังงาน และประสิทธิภาพ ตระกูล Spartan-6 นำเสนอลอจิกตารางการค้นหา 6 อินพุต (LUT) แบบ dual-register ใหม่ที่มีประสิทธิภาพมากขึ้น และ บล็อกระดับระบบในตัวที่มีให้เลือกมากมายซึ่งรวมถึงบล็อก RAM ขนาด 18 Kb (2 x 9 Kb) ชิ้น DSP48A1 รุ่นที่สอง ตัวควบคุมหน่วยความจำ SDRAM บล็อกการจัดการสัญญาณนาฬิกาโหมดผสมที่ได้รับการปรับปรุง เทคโนโลยี SelectIO™ บล็อกตัวรับส่งสัญญาณอนุกรมความเร็วสูงที่ปรับให้เหมาะสมด้านพลังงาน บล็อกปลายทางที่เข้ากันได้กับ PCI Express® โหมดการจัดการพลังงานระดับระบบขั้นสูง ตัวเลือกการกำหนดค่าตรวจจับอัตโนมัติ และความปลอดภัย IP ที่ได้รับการปรับปรุงด้วย AES และการปกป้อง DNA ของอุปกรณ์คุณสมบัติเหล่านี้เป็นทางเลือกที่สามารถตั้งโปรแกรมได้ต้นทุนต่ำสำหรับผลิตภัณฑ์ ASIC แบบกำหนดเองพร้อมการใช้งานที่ง่ายอย่างที่ไม่เคยมีมาก่อนSpartan-6 FPGA นำเสนอโซลูชันที่ดีที่สุดสำหรับการออกแบบลอจิกปริมาณสูง การออกแบบ DSP ที่มุ่งเน้นผู้บริโภค และแอปพลิเคชันฝังตัวที่คำนึงถึงต้นทุนSpartan-6 FPGA เป็นรากฐานซิลิคอนที่ตั้งโปรแกรมได้สำหรับ Targeted Design Platforms ที่นำเสนอส่วนประกอบซอฟต์แวร์และฮาร์ดแวร์แบบบูรณาการที่ช่วยให้นักออกแบบสามารถมุ่งเน้นไปที่นวัตกรรมทันทีที่วงจรการพัฒนาเริ่มต้นขึ้น

คุณสมบัติ XC6SLX75-3CSG484I

• ครอบครัว Spartan-6:
• Spartan-6 LX FPGA: เพิ่มประสิทธิภาพลอจิก
• Spartan-6 LXT FPGA: การเชื่อมต่อแบบอนุกรมความเร็วสูง
• ออกแบบมาสำหรับต้นทุนต่ำ
• บล็อกรวมที่มีประสิทธิภาพหลายตัว
• การเลือกมาตรฐาน I/O ให้เหมาะสมที่สุด
• แผ่นรองแบบเซ
• บรรจุภัณฑ์พลาสติกมัดลวดปริมาณมาก
• พลังงานคงที่และไดนามิกต่ำ
• กระบวนการ 45 นาโนเมตรที่ปรับให้เหมาะสมสำหรับต้นทุนและพลังงานต่ำ
• โหมดปิดเครื่องไฮเบอร์เนตเพื่อใช้พลังงานเป็นศูนย์
• โหมด Suspend รักษาสถานะและการกำหนดค่าด้วย
การปลุกแบบหลายพิน, การเพิ่มประสิทธิภาพการควบคุม
• แรงดันคอร์ 1.0V กำลังต่ำ (LX FPGA, -1L เท่านั้น)
• แรงดันคอร์ 1.2V ประสิทธิภาพสูง (LX และ LXT
FPGA, -2, -3 และ -4 เกรดความเร็ว)
• ธนาคารอินเตอร์เฟส SelectIO™ แบบหลายแรงดันหลายมาตรฐาน
• อัตราการถ่ายโอนข้อมูลสูงถึง 1,050 Mb/s ต่อ I/O ส่วนต่าง
• เอาต์พุตไดรฟ์ที่เลือกได้ สูงสุด 24 mA ต่อพิน
• 3.3V ถึง 1.2VI/O มาตรฐานและโปรโตคอล
• อินเตอร์เฟสหน่วยความจำ HSTL และ SSTL ต้นทุนต่ำ
• การปฏิบัติตามข้อกำหนดการแลกเปลี่ยนความร้อน
• อัตราการฆ่า I/O ที่ปรับได้เพื่อปรับปรุงความสมบูรณ์ของสัญญาณ
• ตัวรับส่งสัญญาณอนุกรม GTP ความเร็วสูงใน LXT FPGA
• สูงสุด 3.125 Gb/s
• อินเทอร์เฟซความเร็วสูง ได้แก่ Serial ATA, Aurora,
อีเธอร์เน็ต 1G, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort และ XAUI
• บล็อกจุดสิ้นสุดในตัวสำหรับการออกแบบ PCI Express (LXT)
• รองรับเทคโนโลยี PCI® ต้นทุนต่ำที่เข้ากันได้กับข้อมูลจำเพาะ 33 MHz, 32- และ 64-บิต
• ชิ้น DSP48A1 ที่มีประสิทธิภาพ
• การประมวลผลทางคณิตศาสตร์และสัญญาณที่มีประสิทธิภาพสูง
• ตัวคูณที่รวดเร็ว 18 x 18 และตัวสะสม 48 บิต
• ความสามารถในการวางท่อและเรียงซ้อน
• Pre-adder เพื่อช่วยกรองการใช้งาน