LPC1850FET256,551 IC MCU 32BIT ROMLESS 256LBGA N✖P USA Inc.

คําอธิบายทั่วไป

LPC1850/30/20/10 เป็นไมโครคอนโทรลเลอร์ที่ใช้ใน ARM Cortex-M3 สําหรับแอพลิเคชั่นที่ติดตั้งคุณสมบัติปรับปรุงปรับปรุง, และการบูรณาการบล็อกสนับสนุนระดับสูง
LPC1850/30/20/10 ทํางานที่ความถี่ของ CPU ถึง 180 MHzCPU ARM Cortex-M3 รวมท่อ 3 ขั้นตอนและใช้สถาปัตยกรรมฮาร์วาร์ดที่มีการสั่งสอนในท้องถิ่นที่แยกแยกและรถเมล์ข้อมูล รวมถึงรถเมล์ที่สามสําหรับ periferials. CPU ARM Cortex-M3 ยังมีหน่วย prefetch ภายในที่สนับสนุนการแข่งขันแบบคาดการณ์
LPC1850/30/20/10 ประกอบด้วย SRAM บนชิปสูงสุด 200 kB, สาย 4 SPI Flash Interface (SPIFI), ระบบย่อย State Configurable Timer (SCT), เครื่องควบคุม USB ความเร็วสูง 2 เครื่อง, Ethernet, LCD,เครื่องควบคุมความจําภายนอกและอุปกรณ์นอกดิจิตอลและอานาลอกหลายอัน

ลักษณะและประโยชน์

■ โครงการหลัก
◆ โปรเซสเซอร์ ARM Cortex-M3 ใช้ความถี่สูงถึง 180 MHz
◆ ARM Cortex-M3 หน่วยป้องกันความทรงจํา (MPU) ที่ติดตั้งในตัว
◆ ARM Cortex-M3 เครื่องควบคุมสกัดสกัดสกัด (NVIC)
◆ การเข้าแบบ Interrupt (NMI) ที่ไม่สามารถปิดบังได้
◆ JTAG และ Serial Wire Debug, การ ติดตาม ซีเรียล, จุด หยุด 8 จุด, และ จุด ดู 4 จุด.
◆ การสนับสนุนโมดูลการติดตามที่พัฒนาขึ้น (ETM) และการสนับสนุนพับเฟอร์การติดตามที่พัฒนาขึ้น (ETB)
◆ ระบบ ระยะเวลา
■ แหล่งจําในชิป
◆ SRAM ขนาด 200kB สําหรับการใช้โค้ดและข้อมูล
◆ บล็อค SRAM หลายอันที่มีทางเข้ารถบัสแยกกัน
◆ โร ม ขนาด 64 กิโล บาท ที่ มี รหัส เบ็ท และ ได ริเวอร์ โปรแกรม ใน ชิป
◆ แมมมรี่ ที่ สามารถ โปรแกรม ได้ ครั้ง เดียว (OTP) ขนาด 32 บิต สําหรับ การ ใช้ ใน การ ทํา งาน ทั่ว ไป
■ หน่วยผลิตนาฬิกา
◆ ออสซิลเลอเตอร์คริสตัล ระยะการทํางาน 1 MHz ถึง 25 MHz
◆ ออสไซเลเตอร์ RC ภายใน 12 MHz ปรับความแม่นยําถึง 1% ในอุณหภูมิและ
โลตติจ์
◆ ออสซิลเลอเตอร์คริสตัล RTC ที่ใช้พลังงานต่ําสุด
◆ PLLs สามอนุญาตการทํางาน CPU ถึงอัตราการทํางาน CPU ที่สูงสุดโดยไม่ต้อง
คลินิกความถี่สูง PLL ครั้งที่สองมุ่งเน้นกับ USB ความเร็วสูง
PLL อันดับที่สามสามารถใช้เป็น PLL เสียง
◆ การ ออก ของ นาฬิกา
■ อุปกรณ์นอกดิจิทัลที่สามารถตั้งค่าได้
◆ ระบบย่อย State Configurable Timer (SCT) บน AHB
◆ Global Input Multiplexer Array (GIMA) สามารถเชื่อมต่อกันได้หลายหนทางเข้าและ
การออกอัตราต่ออุปกรณ์รอบตัวที่ขับเคลื่อนเหตุการณ์ เช่น ไทม์ SCT และ ADC0/1
■ อินเตอร์เฟซลําดับ:
◆ Quad SPI Flash Interface (SPIFI) กับข้อมูล 1, 2 หรือ 4 บิต ในอัตราสูงสุด
52 MB ต่อวินาที
◆ 10 / 100T Ethernet MAC ด้วยอินเตอร์เฟซ RMII และ MII และสนับสนุน DMA สําหรับการใช้งานสูง
ความสามารถในการทํางานที่ CPU หนุนต่ํา การสนับสนุน IEEE 1588 การตราเวลา / เวลาที่ก้าวหน้า
การตรา (IEEE 1588-2008 v2)
◆ ผิวหน้า USB 2.0 ความเร็วสูง โฮสต์ / อุปกรณ์ / OTG ด้วยการสนับสนุน DMA และ
on-chip PHY ความเร็วสูง (USB0)
◆ อินเตอร์เฟซ โฮสต์/อุปกรณ์ USB 2.0 ความเร็วสูง กับการสนับสนุน DMA ในชิป
อินเตอร์เฟซ PHY ความเร็วเต็มและ ULPI กับ PHY ความเร็วสูงภายนอก (USB1)
◆?? โปรแกรมทดสอบไฟฟ้าอินเตอร์เฟซ USB รวมอยู่ใน ROM USB stack
◆ 4 UART 550 ที่รองรับ DMA: UART หนึ่งที่มีอินเตอร์เฟซโมเดมเต็ม;
UART กับอินเตอร์เฟซ IrDA; USARTs สามรองรับ UART รูปแบบร่วมกับ
อินเตอร์เฟซการ์ดสมาร์ทที่สอดคล้องกับรายละเอียด ISO7816
◆ ใช้เครื่องควบคุม C_CAN 2.0B สูงสุด 2 เครื่อง มีแต่ละช่องทาง 1 เครื่อง
ยกเว้นการทํางานของอุปกรณ์นอกอื่น ๆ ทั้งหมดที่เชื่อมต่อกับสะพานรถเมล์เดียวกัน ดู
รูปที่ 1 และ Ref. 1
◆ 2 เครื่องควบคุม SSP พร้อม FIFO และรองรับหลายโปรโตคอล
การสนับสนุน
◆ อินเตอร์เฟซ I2C-bus รูปแบบ Fast-mode Plus กับ รูปแบบ มอนิโตร และ I/O แบบเปิด
พินที่สอดคล้องกับรายละเอียด I2C-bus ครบถ้วน
1 Mbit/s
◆ อินเตอร์เฟซ I2C-bus แบบสแตนดาร์ดหนึ่งแบบที่มีโหมดจอและปิน I/O แบบสแตนดาร์ด
◆ อินเตอร์เฟซ I2S สองตัวที่มีการสนับสนุน DMA แต่ละตัวมีค่าเข้าและค่าออกหนึ่งตัว (ต่อ...)